数字示波器的基本原理和基本功能/ 基本原理︱“示波器普及之旅”之汪进进编著《示波器:电子工程师的眼睛》连载005

汪进进

鼎阳硬件设计与测试智库主要发起人

深圳市鼎阳科技有限公司副总裁

1．2  数字示波器的基本原理和基本功能

数字示波器的本质就是一个数据采集系统，它的首要任务是要实现对原始信号的高保真度捕获，因此，示波器输入端的第一个组成单元就是采集系统。它首先将原始信号的电压按等时间间隔转换为一系列的电平，这些电平代表的信号被离散为一个一个的点，这个过程叫采样。模数转换器（ADC）将模拟的采样电平转换为一系列的数字的点。这些数字的点首先被保存在采集存储器里，一旦接收到触发指令，这些采集存储器的点将被送显示和测量分析。测量和分析的结果送屏幕显示。这个工作过程从功能模块上来说就包括了五个方面：捕获(Capture)信号，观察(View)信号，测量(Measure) 信号，分析(Analyze)信号和对信号归档(Document)。其功能原理框图如图1.2.1所示。     

图1.2.1  数字示波器的功能原理框图

1.2.1   数字示波器的采集系统架构

数字示波器的单通道采集系统的内部架构如图1.2.2。采集系统由放大器（包括衰减器）、模数转换器（ADC）、采集存储器、触发器和时基系统组成。由时钟组成的时基（Timebase）系统驱动ADC和触发（Trigger）电路工作。输入信号经过采样/保持电路（Sampler）和ADC离散化后被保存在采集存储器(Memory)中，当一个有效的触发条件满足之后，触发电路将发出指令“通知”采集存储器芯片停止刷新并将保存的数据送到后台进行处理并将显示在屏幕上，完成了数据传输后，触发电路将再次发出指令“通知”采集存储器重新开始刷新，准备着下一次有效的触发条件使能。

 图1.2.2   示波器采集系统的内部架构

1.2.2   高带宽数字示波器的内部时基系统架构

示波器的内部时基系统架构如图1.2.3所示，它包括的时钟模块由10MHz 的时钟晶振组成，其输出经过了PLL倍频器得到10GHz的时钟来驱动采样和触发电路。时钟模块也可接受外部的10MHz 的时钟作为参考输入，它自己输出的10MHz也可作为外部器件的参考，譬如可以作为另外一台示波器的时钟输入。时基系统的稳定性至关重要。图示中没有显示出一些确保时基系统稳定的电路单元。

任何示波器时基系统的唯一目的是为确保其提供的时钟能使采样过程按照严格的等时间间隔采样。譬如采样保持电路和ADC是基于时基系统提供的时钟上升沿50%的时刻对信号进行采样和数字化的，在这个时刻， 采样保持电路获得一个数据点，ADC对其数字化。在时基时钟的每个上升沿的这个时刻重复这样的采样过程。 理想情况是每次采样点之间的时间间隔是完全相同的，但在实际中总会存在误差。时基精度的误差将导致采样点之间的时间间隔有轻微的变化，这种变化被定义为时间间隔误差（TIE）或者说叫相位抖动。

图1.2.3  示波器的内部时基系统

进进按语:

早就想将这本书出版成古典的铅字印刷本,但一直动力不足。我可以列出很多理由说服自己应该出版，但有一个根本原因让我对出版的信心不足，因为我总觉得这类书太浅，不能传世也没有被收藏的价值。 但我又觉得其中的某些章节有分享出去的必要。当然，还有一个原因是，我一直没有时间将里面的大量图片更换为新东家的。  先决定连载,才能倒逼自己的时间去更换新东家的图片哈。 这也是鼎阳科技继去年推出3年1000场on-site seminar的示波器普及之旅行动之后开始的第二个行动。

总之，我今天决定将这本书按章节通过鼎阳硬件智库连载。每周发布一点点，连载数年：-） 里面的部分内容之前已经电子版分享过。 

请允许我保持将这本书将来出版为铅字的美好想象。因此，请勿在未经我授权同意的情况下转载。

欢迎交流：如果您想和本文作者进行进一步的技术交流，敬请发送电子邮件到wangjinjin@siglent.com。如果您想要本篇文章的PDF，请直接在微信对话框中回复您的电子邮箱地址，工作人员将在两个工作日内发送本文的PDF版本给您。